PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-073158

(43) Date of publication of application: 16.03.1999

(51)Int.Ci.

G09G 3/28 HO4N 5/66

(21)Application number: 09-234138

(71)Applicant : PIONEER ELECTRON CORP

(22) Date of filing:

(72) Inventor: HOSOI KENICHIRO

29,08,1997


KITAGAWA MITSUSHI

(54) DRIVING UNIT FOR PLASMA DISPLAY PANEL

(57) Abstract:

PROBLEM TO BE SOLVED: To make applicable a plurality of driving pulses of different polarities from each other to the same electrode of a plasma dieplay panel(PDP) with a translator of low withstanding voltage by connecting between a first line and a row electrodes during a period that a first pulse generating circuit generates a first

SOLUTION: Two pulse generating circuits and a switching element are provided, and a p channel type MOS transistor Q7 as a switching element becomes on-state in the case that a theoretical level of a gate algnal GT7 supplied by a panel operation control circuit 12 is '0' and connects between lines 200 and 300. In this case, a row electrode operating signal generated on the line 200 is applied on each of the row electrodes Y1-Yn of PDP through the line 300. In the case that a theoretical level of the gate signal GT7 is '1', the MOS transistor Q7 becomes off-state and cut off the connection between the lines 200 and 300. In this case, only the row electrode operating signal generated on the line 300 is applied to each of the electrodes Y1-Yn.



LEGAL STATUS

[Date of request for examination]

14.05.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出顧公開番号

特開平11-73156

(43)公開日 平成11年(1999)3月16日

(51) Int. Cl.

識別配号 庁内整理番号

FI

技術表示箇所

G09G 3/28

H04N 5/66

101

G09G 3/28

H04N 5/66

101

В

審査請求 未請求 請求項の数9 OL (全12頁)

(21)出顯番号

特顧平9-234138

(22)出題日

平成9年(1997)8月29日

(71)出風人 000005016

パイオニア株式会社

東京都目黒区目黒1丁目4番1号

(72) 発明者 細井 研一郎

静岡県袋井市鷲巣字西ノ谷15番地1パイ

オニア株式会社静岡工場内

(72) 兇明者 北川 渤志

静岡県袋井市鷲巣字西ノ谷15番地1パイ

オニア株式会社静岡工場内


(74)代理人 弁理士 藤村 元彦

(54)【発明の名称】プラズマディスプレイパネルの駆動装置

(57) 【要約】

【課題】 耐圧の低いトランジスタにて互いに極性の異なる複数の駆動パルスをPDPの同一行電極上に印加し得るプラズマディスプレイパネルの駆動装置を提供することを目的とする。

【解決手段】 所定極性の第1パルスを発生してこれを第1ラインに印加する第1パルス発生回路と、前配所定極性とは異なる極性の第2パルスを発生してこれをプラズマディスプレイパネルの行電極に印加する第2パルス発生回路とを有し、これら第1及び第2パルス発生回路が第1パルス発生回路が第1パルスを発生している期間中はオン状態となって上配第1ライン及び行電極間を接続するスイッチング素子を設ける。



【特許請求の範囲】

【翻求項1】 プラズマディスプレイパネルの垂直方向に配列された複数の列電極に画素データに対応した画素データパルスを印加する列電極駆動手段と、前配列電極に交差する水平方向に配列された複数の行電極に所定極性の第1パルス及び前配所定極性とは異なる極性の第2パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、

前配行電極駆動手段は、

前配第1パルスを発生してこれを第1ラインに印加する 第1パルス発生回路と、

前記第2パルスを発生してこれを前記行電極に印加する 第2パルス発生回路と、

少なくとも前記第1パルス発生回路が前記第1パルスを 発生している期間中はオン状態となって前配第1ライン 及び前配行電極間を接続するスイッチング素子と、を有 することを特徴とするプラズマディスプレイパネルの駆 動装置。

【請求項2】 前記スイッチング素子は、前配第2 バルス発生回路が前配第2 バルスを発生している期間中はオ 20 フ状態となって前配第1ライン及び前配行電極間の接続を遮断することを特徴とする請求項1 配載のプラズマディスプレイパネルの駆動装置。

【競求項3】 前配第1パルス発生回路は、正電位を発生する第1直流電源と、前記第1パルスを発生すべく前配正電位を前配第1ライン上に印加するp型のMOSトランジスタとを有し、

前記第2パルス発生回路は、負電位を発生する第2直流電源と、前記第2パルスを発生すべく前記負電位を前記行電極に印加するn型のMOSトランジスタとを有し、前記スイッチング素子は、少なくとも前配第1パルス発生回路が前記正電位を前記第1ライン上に印加している期間中はオン状態となって前記第1ライン及び前配行電極間を接続するp型のMOSトランジスタであることを特徴とする請求項1記載のプラズマディスプレイパネルの駆動装置。

【請求項4】 前記第1パルスは正電圧の維持パルスであり、前記第2パルスは負電圧のリセットパルスであることを特徴とする請求項1又は3記載のプラズマディスプレイパネルの駆動装置。

【競求項5】 プラズマディスプレイパネルの垂直方向に配列された複数の列電極に顕素データに対応した顕素データパルスを印加する列電極駆動手段と、前配列電極に交差する水平方向に配列された複数の行電極に所定極性の第1パルス及び前配所定極性とは異なる極性の第2パルスを夫々印加する行電極駆動手段とを備えたプラズマディスプレイパネルの駆動装置であって、

前配行電極駆動手段は、

前起第1パルスを発生してこれを第1ラインに印加する 第1パルス発生回路と、 少なくとも前記第1パルス発生回路が前記第1パルスを 発生している期間中はオン状態となって前記第1ライン 及び前配行電極間を接続する第1スイッチング奏子と、 前配第2パルスを発生してこれを第2ラインに印加する 第2パルス発生回路と、

2

少なくとも的配第2パルス発生回路が前記第2パルスを 発生している期間中はオン状態となって前配第2ライン 及び前記行電極間を接続する第2スイッチング素子と、 を有することを特徴とするブラズマディスプレイパネル 10 の駆動装置。

【請求項 6 】 前配第 1 スイッチング素子は、前配第 2 パルス発生回路が前記第 2 パルスを発生している期間中はオフ状態となって前配第 1 ライン及び前配行電極間の接続を遮断することを特徴とする請求項 5 配轍のプラズマディスプレイパネルの駆動装置。

【 額求項 7 】 的配第 2 スイッチング素子は、前配第 1 パルス発生回路が前配第 1 パルスを発生している期間中はオフ状態となって前配第 2 ライン及び前記行電極間の接続を遮断することを特徴とする請求項 5 記載のプラズマディスプレイパネルの駆動装置。

【請求項8】 前記第1パルス発生回路は、正電位を発生する第1直流電源と、前記第1パルスを発生すべく前記正電位を前記第1ライン上に印加するp型のMOSトランジスタとを有し、

前配第2パルス発生回路は、負電位を発生する第2 直流 電源と、前配第2パルスを発生すべく前配負電位を前配 第2ライン上に印加するn型のMOSトランジスタとを 有し、

前記第1スイッチング案子は、少なくとも前記第1パル30 ス発生回路が前記正地位を前記第1ライン上に印加している期間中はオン状態となって前配第1ライン及び前記行電極間を接続するp型のMOSトランジスタであり、前配第2スイッチング案子は、少なくとも前記第2パルス発生回路が前記負電位を前記第2ライン上に印加している期間中はオン状態となって前記第2ライン及び前記行電極間を接続するn型のMOSトランジスタであることを特徴とする請求項5記載のプラズマディスプレイバネルの駆動装置。

【辞求項9】 前紀第1パルスは正電圧の維持パルスで 40 あり、前配第2パルスは負電圧のリセットパルスである ことを特徴とする耐水項5又は8配鞍のプラズマディス プレイパネルの駆動装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はプラズマディスプレ イパネルの駆動装置に関する。

[0002]

【従来の技術】平面表示装置として、AC(交流放電)型のプラズマディスプレイパネル(以下、PDPと称する)が知られている。図1は、かかるAC型のPDPを

40

駆動する駆動装置を含んだブラズマディスプレイ装置の 機略構成を示す図である。

【0003】図1において、PDP10には、X及びYの1対にて1両面の各行(第1行~第n行)に対応した行電極対を為す行電極Y,~Yn及び行電極X,~Xnが形成されている。更に、これら行電極対に直交し、かつ図示せぬ誘電体層及び放電空間を挟んで、1両面の各列(第1列~第m列)に対応した列電極を為す列電極D,~D.が形成されている。この際、1対の行電極対

(X、Y)と1つの列電極Dとの交差部に1つの放電セルが形成される。駆動装置1は、供給された映像信号を1両素毎のNビットの面素データに変換し、これをPDP10における1行分毎にm個の面素データパルスに変換してPDP10の列電極Di~D.各々に印加する。更に、駆動装置1は、図2に示されるが如きタイミングにて、リセットパルスRPi、リセットパルスRPi、プライミングパルスPP、走変パルスSP、維持パルスIPi、及び消去パルスEP各々を含んだ行電極駆動信号を生成し、これを上記PDP10の行電極対(Yi~Yn、Xi~Xn)に印加する。

【0004】図2において、駆動装置1は、先ず、正館 圧のリセットパルスRP,を発生してこれを全ての行電 極X,~X,に印加すると同時に、負電圧のリセットパル スRP,を発生してこれを行電極Y,~Y。の各々に印加 する(一斉リセット行程)。かかるリセットパルスの印 加によりPDP10の全ての放電セルが放電励起して荷 電粒子が発生し、この放電終息後、全放電セルの誘電体 層には一様に所定量の壁電荷が形成される。

【0005】次に、駆動装置1は、各行毎の画素データ に対応した正電圧の画素データパルスDPi~DP。を発 生し、これらを1行分毎に順次、列取極D.~D.に印加 して行く。更に、駆動装置1は、上配面素データパルス DP、~DP.を列電板D、~D.に印加するタイミングと 同一タイミングにて、負電圧でありかつ比較的パルス幅 の小なる走査パルスSPを発生し、これを図2に示され るように、行電極 Yiから Yiへと 順次印加して行く。こ の際、走査パルスSPが印加された行電極に存在する放 **電セルの内で、高電圧の画素データパルスが印加された** 放電セルでは放電が生じてその壁電荷の大半が失われ る。一方、画素データバルスが印加されなかった放電セ ルでは放電が生じないので、上記僚電荷が残留したまま となる。すなわち、列電極に印加された面楽データパル スに応じて、各放電セル内に壁電荷が残留するか否かが 決定するのである。これは、走査パルスSPの印加に応 じて、各放電セルに対して画素データの書き込みが為さ れたということなのである。尚、駆動装置1は、かかる 負電圧の走査パルスSPを各行電極Yに印加する直前 に、図2に示されるが如き正確圧のプライミングバルス PPを行電極Y,~Y,に印加する(画森データ書込行 程),

【0006】かかるプライミングバルスPPの印加により、上配一斉リセット動作にて得られ、時間経過と共に減少してしまった上配荷電粒子が、PDP10の放電空間内に再形成される。よって、かかる荷電粒子が存在する内に、上配走査バルスSPの印加による関素データの書き込みが為されることになる。次に、駆動装置1は、正電圧の維持パルスIP,を連続して行電観Y,~Y。各々に印加すると共に、かかる維持パルスIP,の印加タイミングとは、ずれたタイミングにて正電圧の維持パルスIP,を連続して行電極X,~X。各々に印加する(維持放電行程)。

【0007】かかる維持バルスIP:及びIP:が交互に 印加されている期間に亘り、上配壁電荷が残留したまま となっている放電セルが放電発光を繰り返しその発光状態を維持する。次に、駆動装置1は、負電圧の消去バル スEPを発生してこれを行電極Y:~Y.各々に一斉に印 加して、各放電セル内に残留している壁電荷を消去する (壁電荷消去行程)。

【0008】図3は、上記各種駅動パルスの内で、上記 リセットパルスRP・及び維持パルスIP・を発生するパ ルス駆動回路の構成を示す図である。図3において、維 持パルス発生回路102におけるpチャネル型のMOS (Metal Oxide Semiconductor) トランジスタQ1は、 そのゲート端に供給されたゲート信号GT1の論理レベ ルが"1"である場合にはオフ状態となる。又、かかるM OSトランジスタQ1は、ゲート信号GT1の論理レベ ルが"0"である場合にはオン状態となって上配直流電源 B 1 の正側端子電位をライン 2 上に印加する。尚、この 直流電源B1の負側端子は接地されている。更に、かか る維持パルス発生回路102には、その一端が接地され ているコンデンサC1が設けられている。nチャネル型 のMOSトランジスタQ2は、そのゲート端に供給され たゲート信号GT2の論理レベルが"0"である場合には オフ状態となる一方、かかるゲート信号GT2の論理レ ベルが 1 である場合にはオン状態となって上記ライン 2上の電位をダイオードD1及びコイルL1を介して上 記コンデンサC1の他端に印加する。nチャネル型のM OSトランジスタQ3は、そのゲート端に供給されたゲ ート信号GT3の論理レベルが*0*である場合にはオフ 状態となる一方、かかるゲート信号GT3の論理レベル が * 1 * である場合にはオン状態となって上配コンデンサ C1の他端に生じた電位をダイオードD2及びコイルL 2を介して上記ライン2上に印加する。pチャネル型の MOSトランジスタQ4は、そのゲート端に供給された ゲート信号GT4の論理レベルが"1"である場合にはオ フ状態となる一方、かかるゲート信号GT4の論理レベ ルが 0 である場合にはオン状態となって上配ライン2 上の電位をダイオードD3を介して接地電位に引き込 む.

50 【0009】リセットパルス発生回路103におけるn

ライン2上に印加する構成となっている。ここで、かかる図3に示される構成では、直流電源B1の正側端子と直流電源B2の負側端子との間に、MOSトランジスタQ1及びQ5が直列に接続される形となる。更に、かかる直流電源B1の正側端子と略同一の電位を発生するコ

ンデンサC 1 と直流電線 B 2 の負倒端子との間には、 M O S ト ランジスタ Q 2 (Q 3) 及び Q 5 が直列に接続される形となる。 【 0 0 1 3 】従って、かかる図 3 に示される M O S トラ

ンジスタQ1~Q3、及びQ4としては、直流電源B1 の正個場子電位と直流電源B2の負倒端子電位との電位 差に耐え得る高耐圧なトランジスタを用いなければなら ないという問題があった。

[0014]

【発明が解決しようとする課題】本発明は、上記問題を解決するために為されたものであり、比較的耐圧の低いトランジスタにて互いに極性の異なる複数の駆動パルスをPDPの同一行電積上に印加し得るブラズマディスプレイパネルの駆動装置を提供することを目的とする。

[0015]

【課題を解決するための手段】本発明の第1の特徴によ るプラズマディスプレイパネルの駆動装置は、プラズマ ディスプレイパネルの垂直方向に配列された複数の列電 極に画衆データに対応した画素データパルスを印加する 列電極駆動手段と、前配列電極に交差する水平方向に配 列された複数の行電極に所定極性の第1パルス及び前配 所定極性とは異なる極性の第2パルスを夫々印加する行 電極駆動手段とを備えたプラズマディスプレイパネルの 駆動装置であって、前記行電極駆動手段は、前記第1パ ルスを発生してこれを第1ラインに印加する第1パルス 発生回路と、前記第2パルスを発生してこれを前配行電 極に印加する第2パルス発生回路と、少なくとも前配第 1 パルス発生回路が前配第1 パルスを発生している期間 中はオン状態となって前配第1ライン及び前記行電極間 を接続するスイッチング素子とを有することを特徴とす る.

チャネル型のMOSトランジスタQ5は、そのゲート網に供給されたゲート信号GT5の論理レベルが"0"である場合にはオフ状態となる。又、かかるMOSトランジスタQ5は、ゲート信号GT5の論理レベルが"1"である場合にはオン状態となって直流電刷加する。 n チャ 単位を抵抗R1を介してライン2上に印加する。 n チャ 単位を抵抗R1を介してライン2上に印加する。 n チャ 発音にはオン状態とでライン2上でのゲートによる。 n チャ 発音にはオフ状態となる一方、かかるがである場合にはオフ状態となる一方、かかるがである。ではオフ状態となるではオン状態となって上記ではオンス上の電位をダイオードD1を介して接地電位に引きない。

【0010】尚、上記ダイオードD1~D4は逆流防止の為に設けられたものである。図4は、上配図2に示されるが如きリセットパルスRPy及び維持パルスIPy各々を発生させる際の上配ゲート信号GT1~GT6各々の供給タイミングを示す図である。図4に示されるように、先ず、論理レベル*1*のゲート信号GT5に応じてMOSトランジスタQ5がオン状態となる。これにより、直流電源B2の負側端子に発生した負の電位がライン2上に印加されて図4に示されるが如き負電圧を有するリセットパルスRPyが発生する。

【0011】次に、図4に示されるように、ゲート信号 GT3の論理レベルが"0"~"1"~"0"、ゲート信号G T3の論理レベルが"1"~"0"~"1"、更にゲート信号 GT2の論理レベルが"0"~"1"~"0"へと順次切り替 わることにより、図4に示される正電圧の維持パルス【 Pyが発生する。つまり、先ず、論理レベル*1*のゲー ト信号GT3に応じて、MOSトランジスタQ3がオン 状態となり、コンデンサC1に答検されていた電荷に応 じた電流がMOSトランジスタQ3、ダイオードD2、 及びコイルL2を介してライン2上に流れ込む。これに より、ライン2上の行電極駆動信号のレベルは、図4に 示されるように徐々に上昇して行く。次に、論理レベ ル*1*のゲート信号GT1に応じて、MOSトランジス タQ1がオン状態となる。これにより、直流観顧B1の 正倒端子の正電位がライン2上に印加されて、図4に示 されるが如き正電圧を有する維持パルス【Pyが発生す る。次に、論理レベル"1"のゲート信号GT2に応じて MOSトランジスタQ2がオン状態となる。これによ り、PDP10に帯電されていた電荷に応じた電流がM OSトランジスタQ2、ダイオードD1、及びコイルL 1を介してコンデンサC1に流れ込む。かかるコンデン サC1の充電動作により、上配維持パルス[Pyのレベ ルは、図4に示されるように徐々に下降して行く。

【0012】以上の如く、リセットパルス発生回路10 2及び維持パルス発生回路103各々は、互いに極性の 異なる駆動パルス(リセットパルスRPy、維持パルス IPy)を発生し、これらを異なるタイミングで共通の 第2パルス発生回路と、少なくとも前配第2パルス発生 回路が前記第2パルスを発生している期間中はオン状態 となって前配第2ライン及び前記行電極間を接続する第 2スイッチング案子とを有することを特徴とする。 [0017]

【発明の実施の形態】以下、本発明の実施例を図を参照 しつつ説明する。図5は、本発明による駆動装置を含ん だプラズマディスプレイ装置の全体構成を示す図であ る。かかる図5において、A/D変換器11は、供給さ れてきたアナログの映像信号をサンプリングして1画素 毎のNピットの画素データに変換しこれをメモリ13に 供給する。パネル駆動制御回路12は、かかる映像信号 中に含まれる水平同期信号及び垂直同期信号を検出し、 この検出タイミングに基づいて以下に説明するが如き各 種信号を生成し、これらをメモリ13、行電極ドライバ 100、及び列電極ドライバ200の各々に供給する。 【0018】メモリ13は、パネル駆動制御回路12か ら供給されてくる番込信号に応じて上記画素データを順 次書き込む。更に、メモリ13は、上記パネル駆動制御 回路12から供給されてくる読出信号に応じて、上述の 如く各き込まれた函素データをPDP(プラズマディス プレイパネル) 20の1行分毎に読み出し、これを列留 極ドライバ200に供給する。

【0019】PDP20には、X及びYの1対にて1画 面の各行 (第1行~第n行) に対応した行電極対を為す 行電極Y、~Yn及び行電極X、~Xnが形成されている。 更に、これら行電極対に直交し、かつ図示せぬ誘電体層 及び放電空間を挟んで、1画面の各列(第1列~第m 列) に対応した列電極を為す列電極 D. ~ D. が形成され ている。この際、1対の行電極対 (X、Y) と1つの列 30 電極Dとの交差部に1つの放電セルが形成される。

【0020】列電極ドライバ200は、上記メモリ13 から供給されてくる1行分の函案データ各々に対応した 画案データパルスDP₁~。を発生し、これらを上記パネ ル駆動制御回路12から供給される画素データパルス印 加タイミング信号に応じて、図6に示されるように上記 PDP20の列電極Di~D.各々に印加する。行電極ド ライパ100は、上記パネル駆動制御回路12から供給 されてくる各種タイミング信号に応じて、上配図6に示 されるが如きリセットパルスRP・及び維持パルスIP・ を含んだ行電極X駆動信号を生成し、これを上記PDP 20の行電極X:~Xm各々に同時に印加する。又、行電 極ドライバ100は、上記パネル駆動制御回路12から 供給されてくる各種タイミング信号に応じて、上記図6 に示されるが如き負電圧のリセットパルスRP・、正電 圧のプライミングパルスPP、負電圧の走査パルスS P、 正電圧の維持パルス IP I及び負電圧の消去パルス EP各々を含んだ行電極Y駆動信号を生成し、これを上 配PDP20の行電極Y」~Yn各々に印加する。

ットパルスRP・及び維持パルスIP・各々を発生すべく 為された本発明の駆動装置に基づくパルス駆動回路の機 成を示す図である。尚、この図7に示される構成は、上 配行電極ドライバ100内に設けられているものであ る。図7において、維持パルス発生回路120における pチャネル型のMOS (Metal Oxide Semiconductor) トランジスタQ1は、上記パネル駆動制御回路12から 供給されたゲート信号GT1の論理レベルが"1"である 場合にはオフ状態となる。一方、このゲート信号GT1 の論理レベルが"0"である場合には、上記MOSトラン ジスタQ1はオン状態となって上配直流電源B1の正側 婦子電位をライン200上に印加する。尚、この直流電 源 B 1 の負側端子は接地されている。更に、かかる維持 パルス発生回路120には、その一端が接地されている コンデンサC1が設けられている。nチャネル型のMO SトランジスタQ2は、上記パネル駆動制御回路12か ら供給されたゲート信号GT2の論理レベルが10°であ る場合にはオフ状態となる。一方、かかるゲート信号G T2の論理レベルが"1"である場合には、MOSトラン 20 ジスタQ2はオン状態となって上配ライン200上の館 位をダイオードDI及びコイルLIを介して上記コンデ ンサC1の他端に印加してこれを充電する。nチャネル 型のMOSトランジスタQ3は、上記パネル駆動制御回 路12から供給されたゲート信号GT3の論理レベル が"0"である場合にはオフ状態となる。一方、かかるゲ ート信号GT3の論理レベルが"1"である場合には、M OSトランジスタQ3はオン状態となって上記コンデン サCIの他端から放電された電位をダイオードD2及び コイルし2を介して上記ライン200上に印加する。 p チャネル型のMOSトランジスタQ4は、上配パネル駅 動阿御回路12から供給されたゲート信号GT4の論理 レベルが"1"である場合にはオフ状態となる一方、かか るゲート信号GT4の論理レベルが"0"である場合には オン状態となって上記ライン200上の電位を接地電位 に引き込む。

【0022】 リセットパルス発生回路130におけるn チャネル型のMOSトランジスタQ5は、上記パネル駆 動制御回路12から供給されたゲート信号GT5の論理 レベルが"0 "である場合にはオフ状態となる。又、かか るMOSトランジスタQ5は、ゲート信号GT5の論理 レベルが"1 "である場合にはオン状態となって直流電源 B2の負側端子の電位を抵抗R1を介してライン300 上に印加する。 尚、この直流電源 B2の正倒端子は接地 されている.

【0023】スイッチング素子としてのpチャネル型の MOSトランジスタQ7は、上記パネル駆動制御回路1 2から供給されたゲート信号GT7の論理レベルが"0" である場合にはオン状態となって上記ライン200及び ライン300間の接続を行う。この際、かかるライン2 【0021】図7は、上記各種駆動パルスの内からりセ 50 00上に発生した行電極駆動信号は上記ライン300を

介してPDP20の各行電極Y,~Y,に印加される。-方、かかるゲート信号GT7の論理レベルが"1"である 場合には、MOSトランジスタQ7はオフ状態となり、 上記ライン200及びライン300間の接続を遮断す、 る。この際、上記ライン300上に発生した行電極駆動 信号のみがPDP20の各行電極Y, ~Y, に印加され る、

【0024】 図8は、上配ゲート信号GT1~GT5及 びGT7各々のタイミング、及びこれらゲート信号GT に応じてライン300上に生成される行電極駆動信号の 波形を示す図である。図8は、上配図6に示されるが如 きリセットパルスRPy及び維持パルスIPy各々を発 生させる際の上配ゲート信号GT1~GT5及びGT7 各々の供給タイミングを示す図である。

【0025】図8に示されるように、先ず、論理レベ ル*1 *のゲート信号GT5に応じて図7に示されるMO SトランジスタQ5がオン状態となる。これにより、直 流電源 B2の負倒端子に発生した負の電位が抵抗 R1を 介してライン300上に印加されて、図8に示されるが 如き負電圧のリセットパルスRPyがPDP20の行電 20 極丫に印加される。この際、かかる抵抗R1の作用によ り、上記リセットパルスRPyのフロントエッジ部の波 形はなだらかになる。又、この間、図7に示されるMO SトランジスタQ7には、論理レベル"1"のゲート信号 GT7が供給されているので、MOSトランジスタQ7 はオフ状態にある。よって、少なくとも上記りセットパ ルスRPyが発生している期間中は、ライン200及び ライン300間は遮断された状態にある。

【0026】次に、図8に示されるように、ゲート信号 GT3の論理レベルが"0"~"1"~"0"、ゲート信号G T 3 の論理レベルが 1 ~ 0 ~ 1 、 更にゲート信号 GT2の論理レベルが"0"~"1"~"0"へと順次切り替 わることにより、図8に示されるが如き正電圧の維持パ ルスIPyが発生する。つまり、先ず、論理レベル"1" のゲート信号GT3に応じて、MOSトランジスタQ3 がオン状態となり、コンデンサC1に蓄積されていた電 荷に応じた電流がMOSトランジスタQ3、ダイオード D2、及びコイルL3を介してライン200上に流れ込 む。この際、図8に示されるようにMOSトランジスタ Q7には論理レベル。0。のゲート信号GT7が供給され 40 ているので、MOSトランジスタQ1はオン状態にあ り、ライン200及び300間が接続される。これによ り、ライン300上の行電極駆動信号のレベルは、図8 に示されるように徐々に上昇して行く。次に、論理レベ ル 1 1 のゲート信号GT1に応じて、MOSトランジス タQ1がオン状態となる。これにより、直流電源B1の 正側端子の正電位がライン200及びMOSトランジス タQ7を介してライン300上に印加されて、図8に示 されるが如き正電圧を有する維持パルスIPyが発生す る。次に、論理レベル"1"のゲート信号GT2に応じて

MOSトランジスタQ2がオン状態となる。これによ り、PDP20に帯電されていた電荷に応じた電流がM OSトランジスタQ2、ダイオードD1、及びコイルL 1を介してコンデンサC1に流れ込む。かかるコンデン サC1の充電動作により、上記維持パルスIPyのレベ ルは、図8に示されるように徐々に下降して行く。

【0027】以上の如く、図7に示されるパルス駆動回 路においては、少なくとも維持パルスを行電極に印加す る期間中はオン状態となるMOSトランジスタQ7を維 持パルス発生回路120及びリセットパルス発生回路1 30間に設ける構成としたのである。かかる構成によれ ば、直流電源 B 1 の正側端子と直流電源 B 2 の負側端子 との間、更に、直流電源Blの正倒端子と略同一の電位 を発生するコンデンサClと直流電源B2の負側端子と の間各々に直列に接続されるMOSトランジスタの数 が、MOSトランジスタQ7の分だけ1段増えることに なる。

【0028】よって、図3に示されるが如き従来の構成 に比してMOSトランジスタ1段あたりの耐圧を低くす ることが出来るのである。又、図7に示されるMOSト ランジスタQ7は箏価的には、図9に示されるように、 ゲート信号GT7に応じてライン200及びライン30 0間の接続/遮断を為すスイッチSW1、及びライン3 00からライン200に向けて順方向に形成された寄生 ダイオードD17から構成されている。

【0029】この際、かかる寄生ダイオードD17が、 MOSトランジスタQ4の寄生ダイオードを介して接地 電位から維持パルス発生回路120の直流電源B2の負 倒端子へと逆流する電流を防止することになる。つま り、かかる役目を為すべく図3における構成において採 · 用されていた逆流防止用のダイオードD3は、図7に示 される構成においては不要となるのである。

【0030】尚、上記実施例においては、耐圧向上を計 るべく、少なくとも維持パルスを発生する期間中はオン 状態となるMOSトランジスタQ7を維持パルス発生回 路120の出力ラインとしてのライン200に設ける構 成としているが、各パルス発生回路の出力ラインに夫 々、耐圧向上を計る為のMOSトランジスタを設ける様 成としても良い。

【0031】図10は、かかる点に鑑みて為されたパル ス駆動回路の構成を示す図である。尚、図10に示され る維持パルス発生回路120及びMOSトランジスタQ 7は、上述した如き図7に示されるものと同一であるの でその説明は省略する。図10において、リセットパル ス発生回路 1.40 における n チャネル型のMOSトラン ジスタQ5は、上記パネル駆動制御回路12から供給さ れたゲート信号GT5の論理レベルが"0"である場合に はオフ状態となる。 乂、かかるMOSトランジスタQ5 は、ゲート信号GT5の論理レベルが"1"である場合に はオン状態となって直流電源B2の負倒端子の電位を抵

20

30

11

抗R1を介してライン400上に印加する。尚、この直流電源B2の正側端子は接地されている。更に、かかるリセットパルス発生回路140におけるnチャネル型のMOSトランジスタQ8は、上紀パネル駆動制御回路12から供給されたゲート信号GT8の論理レベルが*0*である場合にはオフ状態となって上記ライン400上の電位を抵抗R2を介して接地電位に引き込む。

【0032】スイッチング素子としての n チャネル型の M O S トランジスタ Q 9 は、上記パネル駆動 制御 回路 1 2 から供給されたゲート信号 G T 9 の論理レベルが 1 である場合にはオン状態となって上記ライン 4 0 0 及びライン 3 0 0 間の接続を行う。この際、かかるライン 4 0 0 上に発生した行電極駆動 信号は上記ライン 3 0 0 を介して P D P 2 0 の各行電極 Y 、~ Y 、に印加される。一方、かかるゲート信号 G T 9 の論理レベルが 0 である場合には、M O S トランジスタ Q 9 はオフ状態となり、上記ライン 4 0 0 及びライン 3 0 0 間の接続を遮断す

【0033】図11は、上配図10に示される構成にて リセットパルスRPy及び維持パルスIPy各々を発生 させる為のゲート信号GT1~GT5、及びゲート信号 GT7~GT9各々の供給タイミングを示す図である。 図11に示されるように、先ず、論理レベル 1 7のゲー ト信号GT5に応じて、図10に示されるリセットパル ス発生回路140におけるMOSトランジスタQ5がオ ン状態となる。これにより、直流電源B2の負側端子に 発生した負の電位がMOSトランジスタQ5及び抵抗R 1を介してライン400上に印加される。この間、図1 0に示されるMOSトランジスタQ9には論理レベル。 1 のゲート信号GT9が供給されているので、MOS トランジスタQ9はオン状態にある。よって、上記40 0上に印加された電位はかかるMOSトランジスタQ9 を介してライン300に印加され、図11に示されるが 如き負電圧のリセットパルスRPyがPDP20の行電 極Yに印加されることになる。ここで、図11に示され るが如くゲート信号GT5の論理レベルが"1"から" 0°、ゲート信号GT8の論理レベルが°0°から11*へ と夫々切り替わると、MOSトランジスタQ5はオフ、 MOSトランジスタQ8はオン状態に切り替わる。MO SトランジスタQ8がオン状態に切り替わることによ り、ライン300上に発生した図11に示されるが如き 負電圧のリセットパルスRPyは徐々に接地電位に引き 込まれて行く。

発生回路120の出カラインとしてのライン200、及びライン300間は遮断されている。

【0035】次に、図11に示されるように、ゲート信 号 G T 3 の論理レベルが * 0 *~ * 1 *~ * 0 *、ゲート信号 GT3の論理レベルが"1"~"0"~"1"、 更にゲート信 号GT2の論理レベルが"0"~"1"~"0"へと類次切り 替わることにより、凶11に示されるが如き正電圧の維 持パルスIPyが発生する。つまり、先ず、論理レベ ル 1 のゲート信号GT3に応じて、MOSトランジス 夕Q3がオン状態となり、コンデンサC1に蓄積されて いた電荷に応じた電流がMOSトランジスタQ3、ダイ オードD2、及びコイルし2を介してライン200上に 流れ込む。この際、図11に示されるようにMOSトラ ンジスタQ7には論理レベル"0"のゲート信号GT7が 供給されているので、MOSトランジスタQ7はオン状 態にあり、ライン200及び300間が接続される。こ れにより、ライン300上の行電極駆動信号のレベル は、図11に示されるように徐々に上昇して行く。次 に、論理レベル"1"のゲート信号GT1に応じて、MO SトランジスタQ1がオン状態となる。これにより、直 流電源B1の正倒端子の正電位がライン200及びMO SトランジスタQ7を介してライン300上に印加され て、図11に示されるが如き正電圧を有する維持パルス IPyが発生する。次に、論理レベル*1*のゲート信号 GT2に応じてMOSトランジスタQ2がオン状態とな る。これにより、PDP20に帯電されていた電荷に応 じた電流がMOSトランジスタQ2、ダイオードD1、 及びコイルL1を介してコンデンサClに流れ込む。か かるコンデンサC1の充電動作により、上記維持パルス IPyのレベルは、凶11に示されるように徐々に下降 して行く。尚、かかる維持パルスIPyがライン20 0、MOSトランジスタQ1及びライン300を介して PDP20の行電極Yに印加されている期間中、MOS トランジスタQ9には論理レベル"1"のゲート信号GT 9が供給されている。よって、この間、リセットパルス 発生回路140の出カラインとしてのライン400、及 びライン300間は遮断されているのである。

【0036】かかる図10に示されるパルス駆動回路においては、各パルス発生回路(120、140)の出力40 ライン各々に、少なくとも各パルス発生回路が駆動パルスを発生する期間中はオン状態となるMOSトランジスタ(Q7、Q9)を設ける構成としている。よって、かかる構成によれば、各パルス発生回路間に直列に接続されるMOSトランジスタの段数が更に1段(MOSトランジスタの砂圧を、図7に示される構成に比してより低いものに設定することが出来るようになるのである。

【図面の簡単な説明】

【図1】 ブラズマディスプレイ装置の機略構成を示す図である。

【図2】図1の駆動装置による行電極駆動信号のタイミングを示す図である。

13

【図3】リセットパルスRP→及び維持パルスIP→を発生する従来のパルス駆動回路の構成を示す図である。

【図4】従来のパルス駆動回路によってリセットパルス RPy及び維持パルスIPy各々を発生させる際の各ゲート信号のタイミングを示す図である。

【図 5 】 本発明による駆動装置を含んだプラズマディスプレイ装置の全体機成を示す図である。

【図 6 】 図 5 の駆動装置による行電極駆動信号のタイミ 10 ングを示す図である。

【凶7】 本発明の駆動装置に基づくパルス駆動回路の構成を示す図である。

【図8】 図7に示されるパルス駆動回路によってりセットパルスRPy及び維持パルスIPy各々を発生させる

際の各ゲート信号のタイミングを示す図である。

【図9】 MOSトランジスタQ7を等価回路にて示して ある本発明に基づくパルス駆動回路の構成を示す図であ る。

【図 1 0 】 本発明の駆動装置に基づくパルス駆動回路の他の構成例を示す図である。

【図11】図10に示されるパルス駆動回路によってリセットパルスRPy及び維持パルスIPy各々を発生させる際の各ゲート信号のタイミングを示す図である。

10 【符号の簡単な説明】

20 PDP

100 行電極ドライバ

120 維持パルス発生回路

130、140 リセットパルス発生回路

Q7, Q9 MOSトランジスタ

[201]

【図3】

